Моделирование работы микропроцессора RISC-V для имплементации RTOS

Процессор T-HEAD XuanTie C910 RISC-V<br>Выбрать и обосновать тип планировщика заданий.<br>Предусмотреть возможность многопроцессорной архитектуры.<br>Входной поток данных — 1 канал по IEEE P802.3ba, стандарт для передачи данных по 100-гигабитным каналам Ethernet (100GbE). <br>Моделирование проводить в среде MatLab, реализация вспомогательного кода — Python, C++.<br>Смоделировать многопроцессорную обработку входного поток, разделение вычислительных ресурсов и разрешение задачи на обработку либо пересыл соседнему узлу для обработки. Задать самостоятельно время выполнения ряда задач (сформировать входной поток минимум из 5 разнотипных задачи с разным временем исполнения). Использовать реальную размеченную карту памяти, частоту шины данных выбранного процессора и другие аспекты его архитектуры.<br>Обязательно подробное описание всех аспектов работы, выбора и использования на всех этапах ДЗ.<br>Результаты моделирования — это данные в человеко-читаемом удобном виде о том каким юнитом за какое время были обработана каждая задача, в том числе с указанием операции пересылки на соседние юниты и временные затраты на это. Тестирование модели выполнять на потоке данных объёмом минимум 1 минута, человеко-читаемый вид — минимум 100 подзадач. Найти крайний случаи когда достаточно 1 юнита для обработки.<br>